制作电子杂志，推荐云展网，在线免费一键转换制作翻页电子杂志，简单！无需安装任何软件：上传PDF即可转换，让你的文档换个展示方式吧！3D翻书式的电子图书制作，真书一样的展示形式，更吸引！电子书制作精显技术：只要你的文档没问题，转换出来的电子杂志文字也会显示清晰，图片色彩。高清缩放：支持任意比例缩放高清晰度显示电子书，即使是阅读大篇幅的电子报纸，也能够非常清晰地显示。多平台阅读：支持手机、平板、电脑阅读，并可作为微信电子书分享到微信朋友圈以及发布到微信公众平台！多媒体技术：支持页面添加视频/音频/链接/图片/电话拨号云展网上线多年，制作电子杂志是专业又靠谱的，小心某些山寨品到处碰瓷哦ㄟ( ▔, ▔ )ㄏ
现办的比较好的有“电子报”“无线电”“电子技术的应用”“不知原的“中学科技”停刊没有那，那上的电子部份可也是好的了。
多年前，我看的是电子爱好者
我 国 的 教 育 体 制 是 个 垃 JI 吗 ?各国有自己的环境和文化传统，不能一概而论。美国麻省理工的教材、课件在网上无偿公布，全球华人也义务在翻译，谁都可以去学，可以考试合格的人呢就多了去啦，有几个国家能像他那样呢？院士、博士后、博导来上课也是一个模样，以其昏昏使人昭昭。 本人过去经常深入学生宿舍，免费指导学生学习模拟电路，并且自费购置元器件、材料、液晶显示板、计算机给他们进行实验，免费辅导他们建立数学模型，免费指导他们撰写发明专利文件。 一般的实验问题，当场指导他们自己动手解决。即使对于家境过得去的学生，也曾经提供不需偿还的现金支持。 如果学生是真的是对这行感兴趣，有什么想知道的，有什么疑惑，遇到什么无法解决的问题，只管来问我，只要本人知道的、有亲身经历经验的，我知无不言、言无不尽，我都毫无保留地立即予以解答。 一直想开个免费视频网站，免费指导全国同学，校方严格禁止本人使用计算机、示波器、服务器，完全没有工作空间。 因此而得罪了胡军蒋述卓， 被迫下岗后依然坚持不懈。
有，我的学生。
我们这边没有。
21IC,中国IC网
这个由于平常不关注，但是可以推荐你去亚马逊上看看哦，因为我在那里实习过，这类书还是挺多的
电子式多功能电能表的设计与实现 本文阐述了电子式多功能电能表的设计方法、硬件设计的技术关键和软件设计流程。并以NEC的uPD78F0338单片机为例,实现了一款具有四种费率、六条负荷曲线和两套费率结构的三相四线电子式多功能电能表 电子式多功能电能表主要针对国内市场三相用电的工业用户。随着电力行业改革深入,工业三相用电对多功能电能表的需求大量增加。目前国内多功能表种类少、价格较高、功能不完善,往往仅是针对某些地区的特定要求开发,缺乏通用性,某些产品未能完全达到国标的要求。本文介绍的电子式多功能电能表正是为了适应这种市场需求而设计的。 这是一款智能型高科技电能计量产品,该表可以同时计量正/反向有功电能、正/反向无功电能、四象限无功电能,还具有多费率控制,负荷曲线记录,各相失压、过压、频率超限记录,数据LCD显示等多种功能。主站可以通过RS-485总线或手持红外抄表器对该电表进行查表、设表、抄表等操作。 软件代码全部采用C/C++语言编写,编码效率高,可维护性好,便于实现模块化设计,可根据用户的需求方便地对功能模块进行裁剪。而且代码经过优化,其生成的目标代码大小和执行效率已与汇编代码相差无几。该产品的技术指标全面符合GB/T 17215-1998《1级和2级静止式交流有功电度表》、DL/T614-1997《多功能电能表》和DL/T645—1997《多功能电能表通信规约》的要求。 多功能电能表的总体结构和硬件设计 多功能表总体结构 电子式多功能电能表硬件的核心MCU主控制器,它负责按键输入扫描、工作状态检测,计量数据的读入、计算和存储、电表参数的现场配置以及与外界的通信控制等。其主要功能单元包括MCU主控制器单元、电量计量模块、红外和RS—485通信模块、校表模块、EEPROM存储阵列等;其他辅助模块主要有:时钟日历电路、工作异常报警电路、按键输入电路、复位和看门狗电路、开关电源模块和后备电池电路、大屏幕液晶显示模块和LED显示模块。多功能表总体结构框图如图1所示。 高性能主控制器单元 主控制器采用NEC公司8位单片机中的高档产品uPD78P0338。该款单片机为120脚QFP封装,单片集成有60KBFlash、一个异步通信串行口、40x4段LCD驱动器、高达10MHz的总线时钟和10路10位精度的ADC,并可通过简单的接口进行在系统编程,极大地方便在线调试和软件升级。并且支持高级语言,较好地满足了多功能表任务繁多、数据量庞大、算法较复杂的功能要求。 串口复用通信单元 通信电路模块主要包括TSOPl838红外接收头、红外发射二极管、载波电路、MAX487专用485收发电路、驱动/开关二极管和其他元件。 本电能表为便于用户抄表,设计有红外本地抄表和RS-485集中抄表两种串行抄表方式,因为uPD78F0338仅有一个串口,故通信电路设计时采用串口复用技术。由9012、9014和若干电阻等器件组成互补开关,由MCU的一个I/O口来控制红外和RS-485通信方式的切换,如图2所示。 高精度电量计量模块 计量模块由高精度专用电能计量芯片SA9904,电流互感器和其他外围电路元件组成。SA9904是Sames公司生产的一款三相双向功率/电能计量芯片,可以计量有功/无功功率、电压、频率、相序异常等,可以单独计量每一相的用电信息,符合IEC521/1036标准,可达到1级交流电能表的精度要求,各数据寄存器具有24位精度,可通过三线SPI接口与CPU交换数据。从而可以较好地适应多功能表需要计量多种电量数据的要求。SA9904引脚及其外围电路图如图3所示。 其中,CLK、DO、DI构成与MCU控制器的接口,用于传输控制命令和测得的电量数据,IIps、IIPt、IIPr用来对电流取样,IVPl、IVP2、IVP3用来对电压取样。 时钟日历模块 时钟电路采用EPSON生产的RTC-4553实时时钟芯片。内部集成了768kHz的石英晶体振荡器,简化外围电路,并可以根据需要进行自由设置以得到较高的频率;同时集成有时钟和日历计数器,可选择24或12小时显示模式,时钟可通过软件方式进行间隔30秒的调整,并提供1Hz或1024Hz的定时脉冲输出,以便于在电能表的外部对时钟精度进行定期检查。RTC-4553引脚及其外围电路图如图4所示。其中,SCK、Sin、Sout与主处理器接口,用于发送控制指令或者传输日期时间数据,本系统日历时钟模块采用电池作后备电源,以确保在停电状态下,日期时间的准确无误。 多功能电能表的软件设计 数据结构设计 多功能电能表涉及的数据类型种类繁多。按字节分包括单字节、双字节、三字节、四字节和六字节等,按表征的意义分有时间、时刻、电压、电流、有功功率、无功功率、有功电能、无功电能、次数、功率因数、门限、状态字、系数、表号等。复杂的数据类型对数据结构的设计提出了较高的要求,本实现方案通过采用多种数据寻址方式和多种类型存储器较好地解决了这一问题。 数据结构设计要点 系统的数据存放方式有:内部ROM、RAM和外挂EEPROM。 内部ROM用来存放大量的常数表格,RAM用于存放临时变量和堆栈,本方案需要5KB左右的RAM,串行EEPROM则存储各种用户电量数据和设表参数,通过12C总线与CPU交换数据,电能表按设计需求的最大要求大约需要250KB的EEPROM,本方案采用8片256位EEPROM通过级联来实现。 数据寻址方式 EEPROM数据访问采用两种方式;直接地址访问,通过数据的EEPROM地址直接读写数据;数据ID寻址,通过数据的编码读写数据。 通信口复用功能设计 红外通信和RS-485共用一个串行口(RxD/TxD)通信,由于串行口通信开始都有一低电平位(0),因此将红外接收端(与485接收端用一三极管隔开)引到一中断引脚INTP1,通过其引发的中断可判断串行口数据是否来自红外。发送时按时应方式发送,使其不互相干扰。由于红外通信和遥控接收用同一接收管,因此在判断红外来源的中断中启动定时器INTTM4检测红外接收端,如果检测到脉冲宽度为9ms或56ms,则判断为红外遥控,并根据定时检测遥控编码;否则判断为红外产生的串行口接收中断,并将定时检测关闭。 红外4kHz调制信号由CPU内部分频输出(P05/PCL)。f=fx/27=9152/128=4kHz。 因红外发送字节之间可选有15～20ms的延时,而485通信则不需要延时。数据发送在发送中断中进行,红外通信在发送操作后立即关闭发送中断允许,待延时时间到后再允许发送中断。 多功能表程序流程图 多功能表主程序流程主要包括初始化、数据校验、负荷曲线修补和事务处理等,其流程图如图5所示。 日常事务处理流程集中体现了多功能表的大部分主要功能,包括费率处理、计量数据采集及处理、自动抄表、电能脉冲输出、校表模块和掉电检测及处理模块等,其流程图如图6所示。
现办的比较好的有“电子报”“无线电”“电子技术的应用”“不知原的“中学科技”停刊没有那，那上的电子部份可也是好的了。
晶体管严电路基础
第一次听说激光琴，不过百度了下，感觉挺新颖的。如果你出材料钱，我可以出技术
模拟电子技术/国外电子与通信教材系列【作者】：(美) 博伊尔斯塔德 【】： 电子工业【出版日期】：2008-06-01本书的核心内容是关于半导体器件和有源电路的模拟电子电路基础。两位作者Robert L．Boylestad和Louis Nashelsky都是在大学从事电路分析、电子电路基础等相关学科教学的资深教授，在电子电路学科领域出版了多部优秀教材，受到很高的评价。本书自1972年首次出版至今已经修订至第九版，涵盖了更广泛和新颖的内容，成为流行30多年的优秀经典教材。这本改编版在第九版原版内容的基础上，结合国内高等教育中模拟电子电路课程的特点，进行了部分内容的调整。本书是英文原版教材Electronic Devices and Circuit Theory,Ninth．Edition之英文改编版《模拟电子技术》的翻译版，内容包括半导体器件基础、二极管及其应用电路、晶体管和场效应管放大电路的基本原理及频率响应、功率放大电路、多级放大电路、差分放大电路、电流源等模拟集成电路的单元电路、反馈电路、模拟集成运算放大器、电压比较器和波形变换电路等。本书对原版教材进行了改编，精简了内容，突出了重点，补充了必要知识点，内容更加新颖和系统化，反映了器件和应用的发展趋势，强调了系统工程的概念。本书与英文版教材配套使用，适合电子、计算机、通信等相关专业电子电路基础课程40学时到68学时的中文或双语教学要求，也可供相关专业工程技术人员的学习和参考。电子电路分析与设计--模拟电子技术(第3版)/信息技术和电气工程学科国际知名教材中译本系列【作者】：(美) 纽曼 【】： 清华大学【出版日期】：2009-01-01 《电子电路分析与设计》是电气工程与计算机科学专业的本科生电子学必修课程所用的教材。本书第3版的目的是为模拟电子电路及数字电子电路的分析和设计打下坚实的基础。本书首先分析和设计分立晶体管电路，所研究的电路其复杂程度不断提高。而在本书的最后，将使读者能够分析和设计集成电路的部件单元，比如数字逻辑门电路。Donald A．Neamen教授在新墨西哥大学执教30多年，著有 Microelectronics：Circuir Analysis and Design一书，全书结构严谨，脉落清晰；例题习题丰富，解答详细。清华大学曾引进出版来该书第2版和第3版的影印版，受到国内广大高校师生的欢迎，现推出该书第3版的中译本。本书第1部分所讨论的电路绝大部分都是分立电子电路，所谓分立电子电路，就是由分立的电阻、电容和晶体管所构成的电路。对这些基本电路的分析使我们对这些电路的工作原理和电路特性有了一个初步的了解。书中通过一些设计、讨论介绍了电子电路设计的概念，在讨论过程中还考虑了各种不同的折衷方案。本书的第2部分将逐步深入地分析和设计较为复杂的模拟电子电路。这些较为复杂的电路是由第1部分所学的基本电路进行组合和扩展而形成的。但是接下来的大部分内容还是继续分析和设计分立电路，因为集成电路就是采用这些分立电路构成的。在此简短的序言中，将讨论一下电子设计过程中的一些基本问题。模拟电子技术(英文版)/国外电子与通信教材系列【作者】：(美) 博伊斯坦 【】： 电子工业【出版日期】：2007-09-01 本书是一本优秀的模拟电子电路基础英语原版教材(第九版)的改编版，内容涉及半导体器件基础，二极管及其应用电路，晶体管和场效应管放大电路的基本原理及频率响应，功率放大电路，多级放大电路、差分放大电路、电流元等模拟集成电路的单元电路，反馈电路，模拟集成运算放大器，电压比较器和波形变换电路等。本书是一本优秀的模拟电子电路基础英语原版教材(第九版)的改编版，内容包括半导体器件基础，二极管及其应用电路，晶体管和场效应管放大电路的基本原理及频率响应，功率放大电路，多级放大电路、差分放大电路、电流元等模拟集成电路的单元电路，反馈电路，模拟集成运算放大器，电压比较器和波形变换电路等。在原版内容的基础上，改编版结合国内高等教育中采用英语或双语教学的特点和实际情况，对部分内容进行了删减和补充，适合40到68学时的教学要求。本书内容简明扼要、深入浅出且示例丰富，采用原版英语，语言生动流畅，可作为电子、通信、信息等领域相关课程的本科生英语、双语教学教材或教学参考书，也可供相关专业的工程技术人员学习和参考。
上这网站有。您好，您上中国传感器科技信息网，上面就有有详细资料。开发、生产、代理、经销、销售各种传感器、变送器、 敏感元器件、开关、执行器： 生产、销售各种传感器、变送器、各种测控仪表、热工仪表、现场控制器、计算机控制系统、数据采集系统、各类环境监控系统、专用控制系统应用软件以及嵌入式系统开发及应用等工作。产品在电信、电力、石化、环保、造纸、冶金、食品、医疗、暖通空调等领域拥有广泛的应用前景。如热敏电阻、温度传感器、 温度变送器、湿度传感器、 湿度变送器、气体传感器、压力传感器、 压力变送器、称重传感器、物（液）位传感器、 液位变送器、流量传感器、 流量变送器、电流 （压）传感器、溶氧传感器、霍尔传感器 、图像传感器、超声波传感器、位移传感器、速度传感器、加速度传感器、扭距传感器、红外传感器、紫外传感器、 火焰传感器、激光传感器、振动传感器、轴角传感器、光电传感器、接近传感器、干簧管、继电器、微型电泵、磁敏（阻）传感器、接近开关、光电开关、色标传感器、光纤传感器、齿轮测速传感器、 时间继电器、计数器、计米器、温控仪、固态继电器、调压模块、电磁铁、电压表、电流表等特殊传感器 。 同时承接传感器应用电路、产品设计和自动化工程项目。在传感与自控产品领域，我们为全球驰名的厂商提供中国地区产品销售和技术支持服务，为自动控制，楼宇控制，电力，通信，医疗，家电，化工，水处理，环境监测，工业制造等行业的用户提供温度，湿度，压力，位置，气体流量，气体，液位等传感产品，是国际上相关领域内的性能／价格比最好的主流产品。并为制造厂商提供从传感器件到控制系统的全套解决方案，成为推动国内相关产业标准的开拓者。专门从事各种进口传感器的营销工作，代理多家欧美知名公司的产品。涉及压力、温度、湿度、电流、液位、磁阻、霍尔、流量、称重、光纤、倾角、扭矩、气体、光电、位移、触力、红外、速度、加速度等多种产品。广泛应用于航空航天、医疗器械（如血压计）、工业控制、冶金化工、汽车制造、教育科研等领域
现办的比较好的有“电子报”“无线电”“电子技术的应用”“不知原的“中学科技”停刊没有那，那上的电子部份可也是好的了。
电子电路是针对所需的功能和所得的条件而设计的，虽然涉及的方面很多，但除国家规定的一些方面以外，并不是说一个电路都要考虑所有方面。电源类型是交流还是直流。电源电压范围（用交流的商品需达国家标准）温度温度抗电磁干扰能力（有些商品有国家标准）产生的电磁干扰（商品需达国家标准）耗电大小频率 范围失真大小相位偏差成本高低用材通用性工艺难易体积大小操控性可靠性
电子电路图,电子技术资料网站,我估计这个网站该满足你的要求，呵呵。我经常在这里找资料
第1章 概 述21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。而集成电路(IC)技术在微电子领域占有重要的地位。伴随着IC技术的发展，电子设计自动化(Electronic Design Automation EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。VHDL是广泛使用的设计输人硬件语言，可用于数字电路与系统的描述、模拟和自动设计CPLD/FPGA（复杂可编程逻辑器件/现场可编程门阵列）为数字系统的设计带灵活性，兼有串!并行工作方式和高集成度!高速!高可靠性等明显的特点，CPLD/FPGA的时钟延迟可达纳秒级，结合其并行工作方式，在超高速领域和实时测控方面有非常广泛的应用。本次设计的目的是使用可编程逻辑器件设计一个专用的A/D转换器的控制器，取代常用的微控制器，用于数据采集。本文讲述对A/D进行数据采样控制。设计要求用一片CPLD/FPGA，模数转换控制器ADC和LED显示器构成一个数据采集系统，用CPLD/FPGA实现数据采集中对A/D 转换，数据运算，及有关数据的显示控制。课题除了学习相应的硬件知识外，还要学习如何使用VHDL语言设计可编程逻辑器件。未来的EDA技术向广度和深度两个方向发展(1)在广度上，EDA技术会日益普及在过去，由于EDA软件价格昂贵，对硬件环境要求高，其运行环境是工作站和UNIX操作系统最近几年，EDA软件平台化进展迅速，这些PC平台上的EDA软件具有整套的逻辑设计、仿真和综合工具随着PC机性能的提高，PC平台上的软件功能将会更加完善(2)在深度上，EDA技术发展的下一步是ESDA伍electronic System Design Automation电子系统设计自动化)和CE (Concurrent Engineering并行设计工程)目前的各种EDA工具，如系统仿真，PCB布线、逻辑综合、DSP设计工具是彼此独立的随着技术的发展，要求所有的系统工具在统一的数据库及管理框架下工作，由此提出了ESDA和CE概念。第2章 EDA的发展历程及其应用1电子设计自动化(EDA)发展概述1什么是电子设计自动化(EDA )在电子设计技术领域，可编程逻辑器件(如PLD, GAL)的应用，已有了很好的普及。这些器件为数字系统的设计带来极大的灵活性。由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也已比较大。而模拟电子系统的EDA正在进入实用，其初期的EDA工具不一定需要硬件描述语言。此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。2 EDA的发展历史EDA技术的发展始于70年代，至今经历了三个阶段。电子线路的CAD(计算机辅助设计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。80年代初期，EDA技术开始技术设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE—计算机辅助工程。也就是所谓的EDA技术中级阶段。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，即EDA阶段、也就是目前常说的EDA过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_ Up)的程式，设计者先对系统结构分块，直接进行电路级的设计。这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指标，不能保证设计一举成功。EDA技术高级阶段采用一种新的设计概念:自顶而下(Top_ Down)的设计程式和并行工程(Concurrent engineering)的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis)理论得到了巨大的发展，可进行系统级的仿真和综合。图2-1给出了上述三个阶段的示意图。图2-1 EDA发展阶段示意图3 EDA的应用随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升;电子类的高新技术项目的开发也依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。电子设计专家认为，单片机时代已经结束，未来将是EDA的时代，这是极具深刻洞察力之言。随着微电子技术的飞速进步，电子学进入了一个崭新的时代。其特征是电子技术的应用以空前规模和速度渗透到各行各业。各行业对自己专用集成电路(ASIC)的设计要求日趋迫切，现场可编程器件的广泛应用，为各行业的电子系统设计工程师自行开发本行业专用的ASIC提供了技术和物质条件。与单片机系统开发相比，利用EDA技术对FPGA/CPLD的开发,通常是一种借助于软件方式的纯硬件开发，可以通过这种途径进行专用ASIC开发，而最终的ASIC芯片，可以是FPGA/CPLD，也可以是专制的门阵列掩模芯片，FPGA/ CPLD起到了硬件仿真ASIC芯片的作用。2基于EDA的FPGA/ CPLD开发我国的电子设计技术发展到今天，将面临一次更大意义的突破，即FPGA/CPLD (Field Programmable Gate Array，现场可编程门阵列/Complex Programmable Logic Device，复杂可编程逻辑器件)在EDA基础上的广泛应用。从某种意义上说，新的电子系统运转的物理机制又将回到原来的纯数字电路结构，但却是一种更高层次的循环，它在更高层次上容纳了过去数字技术的优秀部分，对(Micro Chip Unit) MCU系统是一种扬弃，在电子设计的技术操作和系统构成的整体上发生了质的飞跃。如果说MCU在逻辑的实现上是无限的话，那么FPGA/CPLD不但包括了MCU这一特点，而且可以触及硅片电路的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性等诸多方面的特点。不但如此，随着EDA技术的发展和FPGA/CPLD在深亚微米领域的进军，它们与MCU, MPU, DSP, A/D, D/A, RAM和ROM等独立器件间的物理与功能界限已日趋模糊。特别是软/硬IP芯片(知识产权芯片;intelligence Property Core，一种已注册产权的电路设计)产业的迅猛发展，嵌入式通用及标准FPGA器件的呼之欲出，片上系统(SOC)已经近在咫尺。FPGA/CPLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起，正越来越受到业内人士的密切关注。1 FPGA/CPLD简介FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。复杂可编程逻辑器件CPLD是由PAL (Programmable Array Logic，可编程阵列逻辑)或GAL (Generic Array Logic，通用阵列逻辑)发展而来的。它采用全局金属互连导线，因而具有较大的延时可预测性，易于控制时序逻辑;但功耗比较大。现场可编程门阵列(FPGA)是由可编程门阵列(MPGA)和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA通常由布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程Ir0单元围绕阵列构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种:基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。基于EEPROM存储器技术的可编程逻辑芯片能够重复编程100次以上，系统掉电后编程信息也不会丢失。编程方法分为在编程器上编程和用下载电缆编程。用下载电缆编程的器件，只要先将器件装焊在印刷电路板上，通过PC, SUN工作站、ATE(自动测试仪)或嵌入式微处理器系统，就能产生编程所用的标准5V, 3V或5V逻辑电平信号，也称为ISP (In System Programmable)方式编程，其调试和维修也很方便。基于SRAM技术的器件编程数据存储于器件的RAM区中，使之具有用户设计的功能。在系统不加电时，编程数据存储在EPROM、硬盘、或软盘中。系统加电时将这些编程数据即时写入可编程器件，从而实现板级或系统级的动态配置。2基于EDA工具的FPGA/CPLD开发流程FPGA/CPLD的开发流程:设计开始首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式(如VHDL, Verilog-HDL程序)或图形方式(原理图、状态图等)表达出来。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合准备。在此，对于多数EDA软件来说，最初的设计究竟采用哪一种输入形式是可选的，也可混合使用。一般原理图输入方式比较容易掌握，直观方便，所画的电路原理图(请注意，这种原理图与利用PROTEL画的原理图有本质的区别)与传统的器件连接方式完全一样，很容易为人接受，而且编辑器中有许多现成的单元器件可资利用，自己也可以根据需要设计元件(元件的功能可用HDL表达，也可仍用原理图表达)。当然最一般化、最普适性的输入方法是HDL程序的文本方式。这种方式最为通用。如果编译后形成的文件是标准VHDL文件，在综合前即可以对所描述的内容进行仿真，称为行为仿真。即将设计源程序直接送到VHDL仿真器中仿真。因为此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。在仿真中，可以充分发挥VHDL中的适用于仿真控制的语句，对于大型电路系统的设计，这一仿真过程是十分必要的，但一般情况下，可以略去这一步骤图2-2 FPGA / CPLD开发流程设计的第三步是综合，将软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。综合器对源文件的综合是针对某一FPGA/CPLD供应商的产品系列的，因此，综合后的结果具有硬件可实现性。在综合后，HDL综合器一般可生成EDIF, XNF或VHDL等格式的网表文件，从门级来描述了最基本的门电路结构。有的EDA软件，具有为设计者将网表文件画成不同层次的电路图的功能。综合后，可利用产生的网表文件进行功能仿真，以便了解设计描述与设计意图的一致性。功能仿真仅对设计描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延迟特性。一般的设计，这一层次的仿真也可略去。综合通过后必须利用FPGA/CPLD布局/布线适配器将综合后的网表式文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，EDA软件将产生针对此项设计的多项结果:1适配报告:内容包括芯片内资源分配与利用、引脚锁定、设计的布尔方程描述情况等;2时序仿真用网表文件;3下载文件，如JED或POF文件;4适配错误报告等。时序仿真是接近真实器件运行的仿真，仿真过程中己将器件硬件特性考虑进去了，因此仿真精度要高得多。时序仿真的网表式文件中包含了较为精确的延迟信息。如果以上的所有过程，包括编译、综合、布线/适配和行为仿真、功能仿真、时序仿真都没有发现问题，即满足原设计的要求，就可以将适配器产生的配置/下载文件通过FPGA/CPLD编程器或下载电缆载入目标芯片FPGA或CPLD中，然后进入如图1-2所示的最后一个步骤:硬件仿真或测试,以便在更真实的环境中检验设计的运行情况。这里所谓的硬件仿真，是针对ASIC设计而言的。在ASIC设计中，比较常用的方法是利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现;而硬件测试则是针对FPGA或CPLD直接用于电路系统的检测而言的。3用FPGA/CPLD进行开发的优缺点我们认为，基于EDA技术的FPGA/CPLD器件的开发应用可以从根本上解决MCU所遇到的问题。与MCU相比，FPGA/CPLD的优势是多方面的和根本性的:编程方式简便、先进。FPGA/CPLD产品越来越多地采用了先进的IEEE 1边界扫描测试(BST)技术(由联合测试行动小组，JTAG开发)和ISP(在系统配置编程方式)。在+5V工作电平下可随时对正在工作的系统上的FPGA/CPLD进行全部或部分地在系统编程，并可进行所谓菊花链式多芯片串行编程，对于SRAM结构的FPGA，其下载编程次数几乎没有限制(如Altera公司的FLEXI 10K系列)。这种编程方式可轻易地实现红外编程、超声编程或无线编程，或通过电话线远程在线编程。这些功能在工控、智能仪器仪表、通讯和军事上有特殊用途。高速。FPGA/CPLD的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。高可靠性。在高可靠应用领域，MCU的缺憾为FPGA/CPLD的应用留下了很大的用武之地。除了不存在MCU所特有的复位不可靠与PC可能跑飞等固有缺陷外，FPGA/CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。开发工具和设计语言标准化，开发周期短。由于FPGA/CPLD的集成规模非常大，集成度可达数百万门。因此，FPGA/ CPLD的设计开发必须利用功能强大的EDA工具，通过符合国际标准的硬件描述语言(如VHDL或Verilog-HDL)来进行电子系统设计和产品开发。由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用的FPGA/ CPLD器件的硬件结构没有关系所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，它几乎可用于任何型号的FPGA/ CPLD中，由此还可以知识产权的方式得到确认，并被注册成为所谓的IP芯片，从而使得片上系统的产品设计效率大幅度提高。由于相应的EDA软件功能完善而强大，仿真方式便捷而实时，开发过程形象而直观，兼之硬件因素涉及甚少，因此可以在很短时间内完成十分复杂的系统设计，这正是产品快速进入市场的最宝贵的特征。美国TI公司认为，一个ASIC 80%的功能可用IP芯片等现成逻辑合成。EDA专家预言，未来的大系统的FPGA/CPLD设计仅仅是各类再应用逻辑与IP芯片的拼装，其设计周期最少仅数分钟。功能强大，应用广阔。目前，FPGA/ CPLD可供选择范围很大，可根据不同的应用选用不同容量的芯片。利用它们可实现几乎任何形式的数字电路或数字系统的设计。随着这类器件的广泛应用和成本的大幅度下降，FPGA/CPLD在系统中的直接应用率正直逼ASIC的开发。同时，FPGA/CPLD设计方法也有其局限性。这主要体现在以下几点:(1)FPGA/CPLD设计软件一般需要对电路进行逻辑综合优化((Logic段Synthesis & Optimization)，以得到易于实现的结果，因此，最终设计和原始设计之间在逻辑实现和时延方面具有一定的差异。从而使传统设计方法中经常采用的一些电路形式(特别是一些异步时序电路)在FPGA/CPLD设计方法中并不适用。这就要求设计人员更加了解FPGA/CPLD设计软件的特点，才能得到优化的设计;(2)FPGA一般采用查找表(LUT)结构(Xilinx), AND-OR结构(Altera)或多路选择器结构(Actel)，这些结构的优点是可编程性，缺点是时延过大，造成原始设计中同步信号之间发生时序偏移。同时，如果电路较大，需要经过划分才能实现，由于引出端的延迟时间，更加大了延迟时间和时序偏移。时延问题是ASIC设计当中常见的问题。要精确地控制电路的时延是非常困难的，特别是在像FPGA/CPLD这样的可编程逻辑当中。(3) FPGA/CPLD的容量和I/O数目都是有限的，因此，一个较大的电路，需经逻辑划分((Logic Partition)才能用多个FPGA/CPLD芯片实现，划分算法的优劣直接影响设计的性能;(4)由于目标系统的PCB板的修改代价很高，用户一般希望能够在固定的引 分配的前提下对电路进行修改。但在芯片利用率提高，或者芯片I/O引出端很多的情况下，微小的修改往往会降低芯片的流通率;(5)早期的FPGA芯片不能实现存储器、模拟电路等一些特殊形式的电路。最新的一些FPGA产品集成了通用的RAM结构。但这种结构要么利用率不高，要么不完全符合设计者的需要。这种矛盾来自于FPGA本身的结构局限性，短期内很难得到很好的解决。尽管FPGA实现了ASIC设计的硬件仿真，但是由于FPGA和门阵列、标准单元等传统ASIC形式的延时特性不尽相同，在将FPGA设计转向其他ASIC设计时，仍然存在由于延时不匹配造成设计失败的可能性。针对这个问题，国际上出现了用FPGA阵列对ASIC进行硬件仿真的系统(如Quicktum公司的硬件仿真系统)。这种专用的硬件仿真系统利用软硬件结合的方法，用FPGA阵列实现了ASIC快速原型，接入系统进行测试。该系统可以接受指定的测试点，在FPGA阵列中可以直接观测(就像软件模拟中一样)，所以大大提高了仿真的准确性和效率。3硬件描述语言(HDL)硬件描述语言(HDL)是相对于一般的计算机软件语言如C, Pascal而言的。HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能、电路结构和连接方式。设计者可以利用HDL程序来描述所希望的电路系统，规定其结构特征和电路的行为方式;然后利用综合器和适配器将此程序变成能控制FPGA和CPLD内部结构、并实现相应逻辑功能的门级或更底层的结构网表文件和下载文件。硬件描述语言具有以下几个优点:设计技术齐全，方法灵活，支持广泛。加快了硬件电路的设计周期，降低了硬件电路的设计难度。采用系统早期仿真，在系统设计早期就可发现并排除存在的问题。语言设计可与工艺技术无关。语言标准，规范，易与共享和复用。就FPGA/CPLD开发来说，VHDL语言是最常用和流行的硬件描述语言之一。本次设计选用的就是VHDL语言，下面将主要对VHDL语言进行介绍。1 VHDL语言简介VHDL是超高速集成电路硬件描述语言的英文字头缩写简称，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。它是在70- 80年代中由美国国防部资助的VHSIC(超高速集成电路)项目开发的产品，诞生于1982年。1987年底，VHDL被IEEE(The Institute of Electrical and产Electronics Engineers)确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本((IEEE std 1076-1987标准)之后，各EDA公司相继推出了自己的VHDL设计环境。此后，VHDL在电子设计领域受到了广泛的接受，并逐步取代了原有的非标准HDL。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。1996年IEEE 3成为VHDL综合标准。VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。与其它的HDL相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体的FPGA和CPLD等目标器件的网表文件己不成问题。VHDL语言在硬件设计领域的作用将与C和C++在软件设计领域的作用一样，在大规模数字系统的设计中，它将逐步取代如逻辑状态表和逻辑电路图等级别较低的繁琐的硬件描述方法，而成为主要的硬件描述工具，它将成为数字系统设计领域中所有技术人员必须掌握的一种语言。VHDL和可编程逻辑器件的结合作为一种强有力的设计方式，将为设计者的产品上市带来创纪录的速度2 VHDL语言设计步骤利用VHDL语言进行设计可分为以下几个步骤:设计要求的定义。在从事设计进行编写VHDL代码之前，必须先对你的设计目的和要求有一个明确的认识。例如，你要设计的功能是什么?对所需的信号建立时间、时钟/输出时间、最大系统工作频率、关键的路径等这些要求，要有一个明确的定义，这将有助于你的设计，然后再选择适当的设计方式和相应的器件结构，进行设计的综合。用VHDL语言进行设计描述。(1)应决定设计方式，设计方式一般说来有三种:自顶向下设计，自底向上设计，平坦式设计。前两种方式包括设计阶层的生成，而后一种方式将描述的电路当作单模块电路来进行的。自顶向下的处理方式要求将你的设计划分成不同的功能元件，每个元件具有专门定义的输入和输出，并执行专门的逻辑功能。首先生成一个由各功能元件相互连接形成的顶层模块来做成一个网表，然后再设计其中的各个元件。而自底向上的处理方法正好相反。平坦式设计则是指所有功能元件均在同一层和同一图中详细进行的。(2)编写设计代码。编写VHDL语言的代码与编写其它计算机程序语言的代码有很大的不同，你必须清醒地认识到你正在设计硬件，编写的VHDL代码必须能够综合到采用可编程逻辑器件来实现的数字逻辑之中。懂得EDA工具中仿真软件和综合软件的大致工作过程，将有助于编写出优秀的代码。用VHDL仿真器对VHDL原代码进行功能仿真。对于大型设计，采用VHDL仿真软件对其进行仿真可以节省时间，可以在设计的早期阶段检测到设计中的错误，从而进行修正，以便尽可能地减少对设计日程计划的影响。因为对于大型设计，其综合优化、配置往往要花费好几个小时，在综合之前对原代码仿真，就可以大大减少设计重复和修正错误的次数和时间。但对于小型设计，则往往不需要先对VHDL原代码进行仿真，即使做了，意义也不大。因为对于小型设计，其综合优化、配置花费的时间不多，而且在综合优化之后，你往往会发现为了实现性能目标，将需要修改你的设计。在这种情况下，用户事先在原代码仿真时所花费的时间是毫无意义的，因为一旦改变设计，还必须重新再做仿真。利用VHDL综合优化软件对VHDL原代码进行综合优化处理。选择目标器件、输入约束条件后，VHDL综合优化软件工具将对VHDL原代码进行处理，产生一个优化了的网络表，并可以进行粗略的时序仿真。综合优化软件工具大致的处理过程如下:首先检测语法和语意错误;然后进行综合处理，对CPLD器件而言，将得到一组工艺专用逻辑方程，对FPGA器件而言，将得到一个工艺专用网表;最后进行优化处理，对CPLD的优化通常包括将逻辑化简为乘积项的最小和式，降低任何给定的表达式所需的逻辑块输入数，这些方程进一步通过器件专用优化来实现资源配置。对FPGA的优化通常也需要用乘积项的和式来表达逻辑，方程系统可基于器件专用资源和驱动优化目标指引来实现因式分解，分解的因子可用来对实现的有效性进行评估，其准则可用来决定是对方程序系统进行不同的因式分解还是保持现有的因子。准则通常是指分享共同因子的能力，即可以被暂存，以便于和任何新生成的因子相比较。配置。将综合优化处理后得到的优化了的网络表，安放到前面选定的CPLD或FPGA目标器件之中，这一过程称为配置。在优化